什么是LDO？
LDO（Low Dropout Regulator），中文名为 低压差线性稳压器，是一类利用线性控制方式输出稳定直流电压的电源芯片。由于其“低压差”特性，即便输入电压仅略高于所需输出值，LDO仍能正常工作，从而保留更多电池能量。关键词：LDO、线性稳压器、低压差、稳定输出。
与传统开关稳压器相比，LDO的 噪声低、纹波小、外围器件只需两颗小电容，堪称“极简直流稳压解决方案”。但在高速数字场景、大电流负载或能效优先的应用中，LDO需要不断突破自身的技术瓶颈——特别是在 大电流、高稳定性 赛道。
LDO四大核心模块
LDO稳压器可拆解为 四个功能模块：
- 基准电压源（VREF）
产生与温度、工艺基本无关的高精度电压，为误差放大器提供“黄金标准”。 - 误差放大器（EA）
相当于裁判，比较“实际输出 vs. 目标值”，并将误差放大输出。 - 功率调整管（MPASS）
P沟道MOSFET或PNP三极管，工作在线性区，承担压降并根据栅极/基极信号微调导通程度。 - 反馈电阻网络（R1/R2）
通过对输出电压分压，生成与VoUT成比例的 反馈电压 VFB，送至误差放大器。
当外接 滤波电容 后，整个闭环控制网络即形成：负载瞬变→输出偏移→反馈电压变化→EA补偿→调整管微调→输出复原。如此循环，保证 Vout恒定。
闭环负反馈如何稳压？
下面用一段小场景模拟，理解负反馈的精巧：
假设输入电压 VoIN 从 3.6 V 突降到 3.3 V，负载电流未变。
- 输出轻微下跌 → VFB↑ → EA 输出拉低 → MOSFET 栅极电压降低；
- 栅源差 Vgs 变大 → 调整管更“尽力”导通 → 压降减小 → 输出被抬回设定值。
- 若输入回弹，信号链反向瞬变，再次稳住 VoUT。
这种调节在 微秒级时间窗口 完成，实现“悄无声息”的稳压。
LDO常见误差来源与指标
| 名称 | 中文含义 | 关键词 |
|---|---|---|
| Dropout Voltage | 维持稳定输出的最小输入-输出压差 | LDO Dropout、压差 |
| Quiescent IQ | 无负载时的芯片本体消耗电流 | 静态电流 |
| PSRR | 电源纹波抑制比（单位dB） | 电源抑制比、噪声滤波 |
| Load/Line Reg | 负载调整率/线性调整率 | 稳定度、负载瞬态 |
| Current Limit | 过流保护或短路限流点 | 大电流 LDO、输出电流 |
高电流应用：为什么LDO仍有一席之地？
虽然开关电源能效更高，但其噪声和EMI往往把射频前端、ADC、音频DAC逼疯；在这些场景，大电流 LDO + 低噪声设计 成为必须。
以下是两个“用电大户”案例：
案例1：Wi-Fi SoC核心供电
峰值 2 A 大脉冲，开关电源纹波会拉低接收灵敏度。改用 低噪声 LDO（IQ≤20 µA，动态支援 2 A） 后，误包率降低 40%。
案例2：激光雷达TIA供电
TIA 对 1.8 V 供电噪声极度敏感。通过 并联两个 1.5 A LDO 并主动分时电流共享，整套系统信噪比提升 6 dB，功率预算仅增加 3%。
开发人员更关注的新趋势：
- Dropout 做进 30 mV @1 A 以内（使用高跨导 Native MOSFET）。
- 静态电流 5 µA 甚至 1 µA，待机续航彻底榨干。
- 芯片级封装 2×2 mm，贴 BGA 也能塞进镜组空隙。
设计小贴士：如何让LDO不乱振？
LDO 环路常在 UGF（单位增益频率）处相位裕度不足，导致震荡。关键在于 输出电容的 ESR + ESR零点与负载极点补偿：
- 电容：μF 级 X5R/X7R ≥2 µA/µF 保证负载；ESR 30–150 mΩ 是甜蜜区。
- 多路 LDO 时采用菊花链时序，避免电源上电顺序冲突。
- 陶瓷电容须串联小电阻（或使用具有内置补偿电路的新架构），防止 ESR 过低导致相位塌陷。
FAQ：5个设计师常问问题
Q1：用大电流LDO必须外置钽电容吗？
A：新式工业级LDO已集成自适应零极点补偿，支持陶瓷+ESR 0 mΩ，放心用1 µF X7R即可。
Q2：Sexy的1 A大电流LDO IQ会不会飙到 mA 级？
A：混合架构（高跨导+瞬间增压）可把静态电流控制在 25 µA 左右，省电能效双赢。
Q3：Dropout 能否做到 0？
A：物理层面仍需 VBE 或 RDS(on) × IOUT 带来损耗，一般最多压到 30 mV @1 A；商规芯片公开标值即极限。
Q4：两个并联LDO电流不均怎样解决？
A：选择带主动均流（Active Current Sharing）或阈值掺烧脚的芯片；或在输出端加毫欧级均流电阻，差异可压制在 5% 以内。
Q5：Notch Filter+PSRR 提升 10 dB，若同时LDO是否过犹不及？
A：有协同：PSRR互补频段、滤波器降噪高频纹波，LDO稳低频漂移；联合布置可减少BOM，但需留意相位裕度叠加。
结论：大电流LDO的未来路线图
- 更低 Dropout：高跨导 Native MOSFET + 铜柱 WLCSP，1 A 仅需 20 mV。
- 更低 Noise：前馈补偿 + 噪音抑制带隙，uV/√Hz级别的超低噪声。
- 更高集成：电源时序、输出监控、故障标记全片内，一块芯片就是“完整PMIC”。
- 更智能：I²C 动态调压、数字遥测、热降额自动限流，软硬件协同再上台阶。
当大电流与“隐形需求”（噪声、尺寸、静态电流）产生冲突时，LDO依旧是可以信赖的守关人。只要遵循 小压差+低IQ+足容量ESR补偿 的设计铁律，它将继续在电池供电、射频与精密模拟阵营中长期存在。